帮助中心

新建或打开工程

菜单栏「文件 → 打开工程」选择 .kicad_pro 或工程目录；新建设计用开始页的「新建工程」。嘉立创专业版工程（.epro2）走「导入 → 嘉立创专业版工程」。

打开后左侧资源浏览器列出原理图与 PCB 页签；若所选文件夹里还嵌套着子工程，软件会逐层向下查找，并把找到的多个工程列出来让你挑。

提示：若目录没有 .kicad_pro 但含子工程，会弹出候选让你选择要打开哪一个。

绘制原理图

两条路径：

• AI 生成：在原理图页用自然语言描述电路需求，AI 生成符号与连线。
• 手动绘制：「放置 → 元器件」调出选择元器件弹窗（三库：KiCad 库 / 嘉立创库 / 我的库），放置后连线。

用工具栏「连线」画导线，总线用「总线 + 总线入口」；用「网络标签」给导线命名，跨页连通靠层次化子图或全局标签；电源放电源符号（以 # 开头的自动识别）。

提示：位号（Reference）可在原理图页统一批注；多单元符号（如四运放）按单元自动分配 A/B/C/D。

原理图校验（ERC）

菜单「检查 → ERC」或工具栏 ERC 按钮。层次化工程会从根图按整工程跑一次，子图上下文自动带入。

结果在「信息输出」栏按「ERC」来源过滤查看；已手动排除的违规不会重复报。

提示：ERC 报错多为引脚未连接或电源未驱动，按提示补连线或加「无连接标记」即可消除。

原理图转 PCB

「工具 → 从原理图更新 PCB」生成并同步 .kicad_pcb：按网表放置封装、建立飞线（未连接的网络会显示为黄色飞线）。

首次生成空板需先设置板框（Edge.Cuts 层画边框）与层叠（板设置 → 层叠）。

提示：转 PCB 前确保原理图 ERC 干净、每个元件都有封装（Footprint）；缺少封装会在 PCB 端被提示、不会静默丢件。

PCB 布局

在 PCB 编辑页摆放封装：拖动移动、按 R/空格旋转、框选多个后「对齐 / 分布」。导入类工程（嘉立创 .epro2、外部 PCB、DXF·SVG）会带入已有布局。

切「3D」页签查看装配体，可用「重置视角」回到默认视角；底层（B.Cu）元件丝印自动镜像，无需手翻。

提示：对齐 / 分布按封装原点而非包络框计算，结果更贴合预期。

布线

• 手动布线：PCB 页工具栏「布线」，点焊盘起线、双击结束；支持 45° 拐弯与弧线圆角。
• 扇出：选中 QFP/QFN 等 SMD 封装 → 工具栏「扇出」（或「工具」菜单）；细间距自动缩小线宽 / 过孔并维护设计规则。推荐先建 FinePitch 网络类并把细间距网络归入。
• 差分与等长：工具栏「差分调谐」「等长调谐」，或差分对弹窗「一键等长」自动补蛇形。
• 铺铜：放置铺铜（zone）指定网络（如 GND）后重填；修改后自动重灌。
• 泪滴：工具栏「添加泪滴」在焊盘 / 过孔处生成铜皮补强。

提示：导出或 DRC 前确认铺铜已重填；细间距器件务必先配 FinePitch 类，否则 DRC 会成片报 clearance。

校验与导出交付

• DRC：菜单「检查 → DRC」；大板因重灌铺铜可能耗时，进度在信息栏显示。
• Gerber：切「Gerber」页 →「导出」，生成各层文件用于打样（内层命名板会自动包含）。
• 坐标文件：BOM 页或导出入口生成贴片坐标（Centroid）。
• BOM：BOM 页签「生成 BOM」可导出 xlsx。
• STEP：3D 页「导出 STEP」得到装配体模型。

提示：导出前确认已在「设置 → 配置」填好 KiCad 目录，否则 Gerber / DRC 会无反应（见常见问题）。